POWERED BY Dialog

JUNCTION-TYPE FIELD-EFFECT TRANSISTOR

Publication Number: 63-128759 (JP 63128759 A), June 01, 1988

Inventors:

MIURA SHUICHI

Applicants

• FUJITSU LTD (A Japanese Company or Corporation), JP (Japan)

Application Number: 61-274117 (JP 86274117), November 19, 1986

International Class (IPC Edition 4):

H01L-029/80

JAPIO Class:

• 42.2 (ELECTRONICS--- Solid State Components)

JAPIO Keywords:

• R095 (ELECTRONIC MATERIALS--- Semiconductor Mixed Crystals)

Abstract:

PURPOSE: To eliminate the need to strictly control the diffusion of Zn during a manufacturing process and to surely stop the mesa etching process for a gate layer and a gate region on the surface of a channel layer by a method wherein an InP gate layer of low impurity-concentration or an undoped InP gate layer is formed on an n-type InGaAs channel layer and the Zn is diffused into the gate layer so as to form a p(sup +) type InP gate region.

CONSTITUTION: An n-type InGaAs channel layer 2 and an n(sup -) type InP gate layer 8 are formed on a semi-insulating InP substrate 1; a p(sup +) type InP gate region 9 is formed by diffusing Zn into the gate layer 8; the gate region 9 is mesa-etched by making use of a gate electrode 4 as a mask. During this process, it is sufficient to diffuse the Zn down to an appropriate depth as long as the Zn does not invade the n-type InGaAs channel layer 2, and it is not required at all to control the depth strictly. The diffusing speed of the Zn to InGaAs is remarkably slow; when the p(sup +) type InP gate region 9 and the n(sup -) type InP gate layer 8 are mesa-etched, the etching process is stopped surely on the surface of a substrate layer. (From: Patent Abstracts of Japan, Section: E, Section No. 668, Vol. 12, No. 385, Pg. 82, October 14, 1988)

JAPIO

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 2511859

⑩特許出願公開

四公開特許公報(A)

昭63-128759

⑤Int Cl.⁴

識別記号

庁内整理番号

砂公開 昭和63年(1988)6月1日

H 01 L 29/80

C-8122-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

接合型電界効果トランジスタ

②特 願 昭61-274117

②出 願 昭61(1986)11月19日

⑫発 明 者 三 浦

秀 一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

邳代 理 人 弁理士 柏谷 昭司

外1名

明細・書

1 発明の名称

接合型電界効果トランジスタ

2 特許請求の範囲

基板上に形成されたn型のInGaAsからなるチャネル層と、

該n型InGaAsチャネル層上に形成され且 つそれと比較して不純物濃度が低いInPゲート 層と、

数 I n P ゲート層に Z n を拡散して形成した p ↑ 型 I n P ゲート領域と

を備えてなることを特徴とする接合型電界効果ト ランジスタ。

3 発明の詳細な説明

(概要)

本発明は、接合型電界効果トランジスタに於いて、n型InGaAsチャネル層の上に不純物濃度が低いか或いはアン・ドープのInPゲート層を形成し、そのゲート層にこれを拡散してp*型InPゲート領域を形成した構成とすることに依

り、2 n 拡散の厳密な制御は不要となり、また、 ゲート層及びゲート領域のメサ・エッチングはチャネル層表面で確実に停止させることが可能とな り、その結果、特性が著しく向上したものとなっ た。

〔産業上の利用分野〕

本発明は、光集積回路(optoelectronic integrated circuit:OEIC)に組み込むのに好適な接合型電界効果トランジスタに関する。

〔従来の技術〕

近年、OBICの研究・開発が盛んであり、そこに組み込む半導体電子素子としては、半導体電子素子として化合物や水体を用いたものが選択されることは勿論であり、その外、高速化しなければならないことはからキャリヤ移動度が高く且つ光伝送路に依る損失が少なを登り、従って、具体的には、CaAs系/A&GaAs系よりも「nP/!nGaAs系

BEST AVAILABLE COPY

を用いる傾向にある。

第2図は従来のOEICに用いられている代表 的な接合型電界効果トランジスタの要部切断側面 図を表している。

図に於いて、1は半絶縁性InP基板、2はn型InGaAsチャネル層、3はp * 型InGa Asゲート層、4はゲート電極、5はソース電極、6はドレイン電極、7はゲート電極をそれぞれ示している。

前記各部分の主要データを例示すると次の通りである。

(1) チャネル層 2 について

厚さ: 0. 2 (μm)

不純物濃度: 1 × 1 0 7 (cm⁻³)

(2) ゲート層 3 について

厚さ: 0. 2 (µm)

不純物: 2 n

不純物濃度: > 1 × 1 0 18 (cm-3)

(3) ゲート電極4について

材料:Au/Pt/Ti

厚さ: 2500 (A) /200 (A) /300 (A)

(4) ソース電極5及びドレイン電極6

材料:Au/AuGe

厚さ:2700(A)/300(A)

(5) ゲート電極 7

材料:ソース電極 5 及びドレイン電極 6 と同じ 厚さ:ソース電極 5 及びドレイン電極 6 と同じ

前記説明した接合型電界効果トランジスタタミコる場合、半絶縁性InP基板1上にn型にn型にn型にを厚さ0.4(μm)に形成し、そのn型InGaAsチャネル層2を厚さ0.4(μm)にでででした。2(μm)に拡散してp・型InGaAsゲート層3を形成し、ゲート層3のスイを形成し、ゲート電極4を形成し、ゲート電極5及の一部表ででです。である。一下電極5及びドロスインでででである。一下電極5及びドロスインででである。一下電極7で覆われる。

〔発明が解決しようとする問題点〕

前記した通り、第2図に見られるトランジスタを製造するに際しては、チャネル暦2に2nを拡散してケート層3を形成するようにしているが、この2nを拡散する場合の制御性は大変悪く、そして、そのようにp^型化したinGaAs層をメサ・エッチングする場合も、その下地が同じくInGaAs層である為、これも制御性が悪いものになっている。

本発明は、2nの拡散に制御性の問題が存在しても、その影響を受けないようにしたり、また、メサ・エッチングに制御性の問題が存在しても、その問題を解消する等して特性良好な接合型電界効果トランジスタが得られるようにする。

[問題点を解決するための手段]

本発明に依る接合型電界効果トランジスタに於いては、基板(例えば半絶縁性InP基板1)上に形成されたn型のInGaAsからなるチャネル圏(例えばn型InGaAsチャネル圏2)と、該n型InGaAsチャネル圏上に形成され且つ

それと比較して不純物濃度が低い I n P ゲート層 (例えば n ⁻型 I n P ゲート層 8) と、該 I n P ゲート層に Z n を拡散して形成した p ⁺型 I n P ゲート領域 (例えば p ⁺型 I n P ゲート領域 9) とを備えている。

(作用)

前記の構成を採ることに依り、製造時に於ける Zn拡散の厳密な制御は不要となり、若し、スn 拡散の制御性が悪くてn型lnGaAsチャネル 層の上にInPゲート層が残ったとしても、動作 状態では、そのInPゲート層が空乏化するので 全く問題はなく、また、ゲート層及びゲート領域 のメサ・エッチングはチャネル層表面で確実に存 のよせることが可能であり、その結果、特性は良 好なものとなる。

(実施例)

第1図は本発明一実施例の要部切断側面図を表し、第2図に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。

図に於いて、8はn‐型inPゲート層、9は

p [↑] 型 I n P ゲート領域をそれぞれ示している。 各部分に於ける主要データを例示すると次の通 りである。

(1) ゲート層 8 について

厚さ: 0. 2 [µm]

不純物:S

不纯物濃度: 1 × 1 0 15 [cm-3]

尚、アン・ドープでも良い。

(2) ゲート領域 9 について

深さ: 0. 2 [μm]

不純物: Zn

不純物濃度: 1 × 1 0 18 (cm-3)

尚、この実施例に於けるn型lnGaAsチャネル層2としては、具体的には、n型のlno.s, Gao.47Asを用いている。

本実施例のトランジスタを製造する場合、半絶縁性 I n P 基板 1 上に n 型 I n G a A s チャネル 層 2 及び n - 型 I n P ゲート 層 8 を形成し、ゲート 層 8 に 2 n を拡散して p * 型 I n P ゲート 領域 9 を形成し、そのゲート 領域 9 をゲート 電極 4 を

〔発明の効果〕

本発明の接合型電界効果トランジスタに於いては、n型InGaAsチャネル層の上に不純物濃度が低いか或いはアン・ドープのInPゲート層を形成し、そのゲート層にこれを拡散してp *型InPゲート領域を形成した構成になっている。

前記の構成を採ることに依り、製造時に於ける 2 n 拡散の厳密な制御は不要となり、若し、 2 n 拡散の制御性が悪くて n型 I n G a A s チャネル 層の上に I n P ゲート層が残ったとしても、動作 状態では、その I n P ゲート層が空乏化するので 全く問題はなく、また、ゲート層及びゲート領域 のメサ・エッチングはチャネル層 表面で確実に停 止させることが可能であり、その結果、特性は良 好なものとなる。

4 図面の簡単な説明

第1図は本発明一実施例の要部切断側面図、第 2図は従来例の要部切断側面図をそれぞれ表している。

図に於いて、1は半絶縁性!nP基板、2はn

マスクとしてメサ・エッチングするようにしている。

この場合、Znの拡散はn型InGaAsチャネル層 2 に侵入しないようにしさえすれば、適宜の深さとなるように拡散すれば良く、その厳密な制御は全く必要としない。その理由は、例えば、図示されているように、p*型InPゲート層 8 が残っていたとしても、本実施例を動作させた場合、そのn-型InPゲート層 8 は空乏化することに依る。


また、1nGaAsに対して2nが拡散する速 さは、1nPに対するそれと比較して格段に遅い ので、拡散が深くなり過ぎることは殆どない。

また、p * 型 I n P ゲート領域 9 並びに n ⁻ 型 I n P ゲート層 8 をメサ・エッチング する場合、下地が n 型 I n G a A s チャネル層 2 である為、そのメサ・エッチング は、下地表面で確実に停止する。因に、In P のエッチャントは、通常、H C l + H 2 O であり、また、In G a A s のそれは、H 2 S O 4 + H 2 O 2 + H 2 O である。


型In GaAsチャネル層、3はp*型In Pゲート層、4はゲート電極、5はソース電極、6はドレイン電極、7はゲート電極、8はn²型In Pゲート簡 域をそれぞれ示している。

特許出願人 富士通株式会社 代理人弁理士 柏 谷 昭 司 代理人弁理士 渡 邊 弘 一

BEST AVAILABLE COPY



実施例の要部切断側面図 第 | 図



世来例の要部切断側面図 第2図